(openPR) GÖPEL electronic, weltweit führender Lieferant von JTAG/Boundary Scan Lösungen, gibt die Verfügbarkeit einer neuen Option für die erst kürzlich am Markt eingeführte EDA-Software TAPChecker™ bekannt. Dadurch wird die Funktionalität von TAPChecker™ als BSDL-Testbench Generator auch auf den Einsatz bei Multi-Chip-Modulen und 3D-Chips erweitert. Für die Anwender ergibt sich damit die Möglichkeit komplexere Designs mit mehreren Boundary Scan Chips oder Dies einschließlich der Zwischenverbindungen durch eine umfassende Verhaltens-Simulation zu verifizieren.
„Die fortschreitenden Integrationstechnologien auf Komponenten-Level wie 3D-Chips und Multi-Chip Module erfordern zur erfolgreichen Umsetzung auch eine höhere Leistungsfähigkeit der entsprechenden EDA-Tools. Hier leisten wir mit unserer erweiterten TAPChecker Software Schrittmacherdienste“, freut sich Norbert Münch, Manager des EDA-Software Teams in der JTAG/Boundary Scan Division bei GÖEPEL electronic. „Die vollautomatische Generierung der Testbenches garantiert den Anwendern nicht nur eine tiefere Validierung, sondern im Endeffekt vor allem eine höhere Designqualität des Targets und die volle Funktionalität aller Boundary Scan Strukturen im praktischen Einsatz.“
„Für unser neuestes Multi-Die Design hatten wir von vornherein auf den Einsatz von Boundary Scan als Teststrategie gesetzt, und aus diesem Grund war die umfassende Validierung der gesamten IEEE1149.1 Funktionen bereits in der Entwicklungsphase ein absolutes Muss“, erläutert Jonathan Ferguson, Technical Director of Core Engineering bei XMOS Semiconductor. „Wir haben diese Zielstellung mit den zuständigen Experten im EDA-Software Team bei GÖEPEL electronic besprochen und die Bereitstellung der neuen TAPChecker-Option erfolgte genau zum erforderlichen Zeitpunkt in unserem Design-Prozess. Dadurch konnten wir sowohl unseren Zeitplan halten, als auch die erforderlich Fehlerfreiheit des Boundary Scan Designs nachweisen.“
TAPChecker™ basiert auf einer modularen Plattform-Architektur mit einer zentralen Datenbasis und einzeln lizenzierbaren Modulen zum Datenimport und -export sowie zur automatischen Testvektor-Generierung. Die Software dient sowohl zur automatischen Testbench-Generierung für die Simulation auf Basis von BSDL Files, als auch zur Bereitstellung von Testvektoren für IC-Tester. Sie ist für die verschiedensten Betriebssysteme wie SOLARIS®, Windows® und LINUX® verfügbar und unterstützt neben IEEE1149.1 auch IEEE1149.6.
