openPR Recherche & Suche
Presseinformation

Migration von Boundary Scan Testvektoren in SPEA 3030 Boardtestern

20.12.201014:10 UhrIndustrie, Bau & Immobilien

(openPR) GÖPEL electronic hat im Rahmen des GATE™-Programms in Kooperation mit der Firma TAP ein Software-Tool entwickelt, das unter SYSTEM CASCON™ generierte Testvektoren in ausführbare Testpattern des SPEA 3030 In-Circuit Testers (ICT) wandelt. Dieses Verfahren setzt sowohl die seriellen Vektoren des JTAG-Busses wie auch die parallelen I/O Vektoren auf die Pin-Elektronik des Boardtestsystems um. Die Nutzung der Testkanäle der SPEA 3030 in den Boundary Scan Prüfungsanteilen resultiert in einer signifikant höheren Prüfabdeckung und noch effektiveren Fehlerlokalisation.

Hierbei berücksichtigt das Tool die Systemkonfiguration des SPEA 3030 Systems und erzeugt die erforderlichen Dateien, Ablaufstrukturen und Inhalte des Testplans. Die Ausführung der Testpattern erfolgt durch einen von der Firma TAP entwickelten OBP-Treiber (On-Board Programming). Response-Vektoren von fehlerhaften Prüfdurchläufen werden wiederum in SYSTEM CASCON™ auswertbare Formate gewandelt, so dass die volle Fehlerdiagnose in der Boundary Scan Software erfolgen kann.

„Damit ermöglicht sich ein einfacher JTAG/Boundary Scan Einstieg auf den SPEA ICT ohne Einbau zusätzlicher Hardware“, erklärt Alexander Beck, Experte für die Boundary Scan Integration in ATE-Systeme bei GÖPEL electronic. „Auch bereits bestehende Projekte lassen sich somit schnell und ohne Aufwand in Bezug auf ihre Boundary Scan-Fähigkeit in ICT-Adaptersysteme untersuchen.“

Hinrich Tietjen, Geschäftsführer von TAP, ergänzt: „Den Einsatzschwerpunkt dieser Integration sehen wir im Produktionsbereich mit Boundary Scan Prüfungsinhalten, z.B. Infrastrukturtest, Interconnectiontest, Clustertest, manuell erstellte Boundary Scan Prüfungsanteile, sowie dem Memory Access Tests.“

Das Software-Tool sowie Unterstützung bei der Generierung von Boundary Scan und ICT Prüfungsanteilen und dem Transfer von Projekten, ist über die Firma TAP erhältlich.

Mit den leistungsfähigen SCANFLEX® Hardware-Komponenten ist die volle Boundary Scan Funktionalität im SPEA 3030 Testsystem bereits seit Jahren erfolgreich im Einsatz.

Diese Pressemeldung wurde auf openPR veröffentlicht.

Verantwortlich für diese Pressemeldung:

News-ID: 496403
 83

Kostenlose Online PR für alle

Jetzt Ihren Pressetext mit einem Klick auf openPR veröffentlichen

Jetzt gratis starten

Pressebericht „Migration von Boundary Scan Testvektoren in SPEA 3030 Boardtestern“ bearbeiten oder mit dem "Super-PR-Sparpaket" stark hervorheben, zielgerichtet an Journalisten & Top50 Online-Portale verbreiten:

PM löschen PM ändern
Disclaimer: Für den obigen Pressetext inkl. etwaiger Bilder/ Videos ist ausschließlich der im Text angegebene Kontakt verantwortlich. Der Webseitenanbieter distanziert sich ausdrücklich von den Inhalten Dritter und macht sich diese nicht zu eigen. Wenn Sie die obigen Informationen redaktionell nutzen möchten, so wenden Sie sich bitte an den obigen Pressekontakt. Bei einer Veröffentlichung bitten wir um ein Belegexemplar oder Quellenennung der URL.

Pressemitteilungen KOSTENLOS veröffentlichen und verbreiten mit openPR

Stellen Sie Ihre Medienmitteilung jetzt hier ein!

Jetzt gratis starten

Weitere Mitteilungen von GOEPEL electronic

Bild: CAN/LIN-Handbedienterminal smartCommander mit erweiterten Funktionen für die Automotive-FertigungBild: CAN/LIN-Handbedienterminal smartCommander mit erweiterten Funktionen für die Automotive-Fertigung
CAN/LIN-Handbedienterminal smartCommander mit erweiterten Funktionen für die Automotive-Fertigung
Mit der neuen Version seines CAN/LIN Handbedienterminal smartCommander stellt GÖPEL electronic ein leistungsfähiges, praxisorientiertes Gerät zur Verfügung, das bezüglich seiner Einsatzmöglichkeiten weiterentwickelt wurde. smartCommander verfügt jetzt über 24 frei konfigurierbare Funktionstasten, welche unabhängig voneinander mit Botschaftssequenzen belegt, beliebig variiert, aber auch hierarchisch einander zugeordnet werden können. Das bedeutet, dass die Tasten beispielsweise auch dazu verwendet werden können, innerhalb einer gestarteten Seq…
Bild: ChipVORX-Prototyp-Instrumente für Bit Error Rate Tests (BERT)Bild: ChipVORX-Prototyp-Instrumente für Bit Error Rate Tests (BERT)
ChipVORX-Prototyp-Instrumente für Bit Error Rate Tests (BERT)
Anlässlich der International Test Conference (ITC) zeigt GÖPEL electronic den ersten Prototypen eines ChipVORX®-Modells zur Ausführung von Bit Error Rate Tests (BERT) auf Basis von Field Programmable Gate Arrays (FPGA). goepel.com/news/details/article/2012/11/08/goepel-electronic-demonstriert-erste-chipvorx-prototyp-instrumente-fuer-bit-error-rate-tests-bert.html Die Lösung ermöglicht den Einsatz von FPGA Embedded Instruments in Form von speziellen Softcores zum Test und zur Design-Validierung von Highspeed-I/O. Anwender können dadurch die …

Das könnte Sie auch interessieren:

Firma TAP erweitert GATE-Partnerprogramm von GÖPEL electronic
Firma TAP erweitert GATE-Partnerprogramm von GÖPEL electronic
… SCANFLEX®-Architektur können wir im Bereich der dynamischen Prüfung unseren Kunden ein immer größer werdendes Leistungsspektrum anbieten. Auch durch die Integration in den Boardtestern erhöhen wir, gerade im Bereich der komplexen BGAs, die Prüfabdeckung“,sagt Herr Tietjen, Geschäftsführender Inhaber der Firma TAP. „In der langjährigen guten Zusammenarbeit …
Neue Generation EDA-Software verbessert die Testbench-Qualität für BSDL-Verifikation
Neue Generation EDA-Software verbessert die Testbench-Qualität für BSDL-Verifikation
… (IEEE1450) zur Verfügung. Dadurch kann der TAP Checker™ nicht nur an sämtliche Simulatoren gekoppelt werden, sondern bietet auch einen standardisierten Link zum Transfer der Testvektoren auf alle marktführenden Chiptester. Insofern bietet die Lösung für die Anwender in doppelter Hinsicht Vorteile, da sie nicht nur die Testbench-Qualität verbessern hilft, …
Boundary Scan Modul erweitert strukturelle Testabdeckung auf DDR3 Speicher-Interfaces
Boundary Scan Modul erweitert strukturelle Testabdeckung auf DDR3 Speicher-Interfaces
… mehr als 40 vollständig integrierte Werkzeuge. Der Anwender kann dadurch das CION Module™/SO-DIMM204-3 komfortabel in ein entsprechendes Testprojekt integrieren, die notwendigen Testvektoren vollautomatisch generieren (ATPG), falls notwendig interaktiv debuggen und sich eventuelle Fehler auf Pin- und Netzniveau graphisch im Layout visualisieren lassen.
Bild: GÖPEL electronic forciert Chip-embedded Instrumentation zum High-Speed RAM Access TestBild: GÖPEL electronic forciert Chip-embedded Instrumentation zum High-Speed RAM Access Test
GÖPEL electronic forciert Chip-embedded Instrumentation zum High-Speed RAM Access Test
… der gleichen Systembibliotheken wie bei der normalen Boundary-Scan-Programmierung können Anwender jederzeit auch selbst neue RAM-Modelle einpflegen. Dabei sichert das IP die notwendige Dynamik der Testvektoren. Die ChipVORX® Modelle zum RAM Access Test sind derzeit für sämtliche FPGA-Familien von Altera® und Xilinx® verfügbar, weitere sind bereits …
Bild: Kooperation von GÖPEL electronic und SPEA zur Integration von Boundary Scan in neue Generation Flying ProberBild: Kooperation von GÖPEL electronic und SPEA zur Integration von Boundary Scan in neue Generation Flying Prober
Kooperation von GÖPEL electronic und SPEA zur Integration von Boundary Scan in neue Generation Flying Prober
GÖPEL electronic hat im Rahmen einer OEM-Kooperation mit der Firma SPEA eine professionelle Boundary Scan Option für den Flying Prober 4060 entwickelt. Diese bietet im automatischen Produktionsbetrieb entscheidende Vorteile wie eine erhöhte Test- und Fehlerabdeckung sowie signifikante Zeiteinsparungen. Bei der vollständig automatisch gesteuerten Interaktion …
ASSET und Firecron präsentieren Proof-of-Concept für System-level-JTAG
ASSET und Firecron präsentieren Proof-of-Concept für System-level-JTAG
… aus einem ScanWorks Boundary-Scan-System von ASSET, das mit einem eingebetteten Controller von Firecron kommuniziert. Über eine LAN/WAN-Ethernet-Verbindung werden von ScanWorks generierte Testvektoren mit dem eingebetteten Boundary-Scan-Controller von Firecron dynamisch in das System geladen. Die Vektoren werden dann auf das System angewendet, wobei …
GÖPEL electronic erweitert BSDL-Testbench auf Multi-Chip-Module und 3D-Chips
GÖPEL electronic erweitert BSDL-Testbench auf Multi-Chip-Module und 3D-Chips
… zur automatischen Testvektor-Generierung. Die Software dient sowohl zur automatischen Testbench-Generierung für die Simulation auf Basis von BSDL Files, als auch zur Bereitstellung von Testvektoren für IC-Tester. Sie ist für die verschiedensten Betriebssysteme wie SOLARIS®, Windows® und LINUX® verfügbar und unterstützt neben IEEE1149.1 auch IEEE1149.6.
Neues Boundary Scan Fixture ermöglicht strukturellen Test von AMC Modulen für ATCA Systeme
Neues Boundary Scan Fixture ermöglicht strukturellen Test von AMC Modulen für ATCA Systeme
… insgesamt mehr als 40 vollständig integrierte Werkzeuge. Der Anwender kann dadurch das CION Fixture™/AMC komfortabel in ein entsprechendes Testprojekt integrieren, die notwendigen Testvektoren vollautomatisch generieren (ATPG), falls notwendig interaktiv debuggen und sich eventuelle Fehler auf Pin- und Netzniveau graphisch im Layout visualisieren lassen.
Vector-Link verbindet Agilent In-Circuit-Tester mit Boundary Scan Software-Plattform SYSTEM CASCON™
Vector-Link verbindet Agilent In-Circuit-Tester mit Boundary Scan Software-Plattform SYSTEM CASCON™
GÖPEL electronic, weltweit führender Hersteller von JTAG/Boundary Scan Lösungen gemäß IEEE1149.x, gibt die Markteinführung einer speziellen Link-Software zur Migration von Testvektoren auf die In-Circuit-Tester (ICT) der Firma Agilent bekannt. Der Vektor-Link wurde im Rahmen des GATE™-Programms in Kooperation mit der Firma WG-Test entwickelt und unterstützt …
GÖPEL electronic forciert Boundary Scan Applikationen über gesamten Product Life Cycle
GÖPEL electronic forciert Boundary Scan Applikationen über gesamten Product Life Cycle
… Controllern eingesetzt, können aber zur Realisierung von System-Level JTAG Applikationen auch direkter Design-In Bestandteil des Targets sein. Diese Kompatibilität ermöglicht die nahtlose Migration von JTAG/Boundary Scan Test-, Debug- und Programmierprozeduren aus dem Labor über die Produktion bis hin zur Remote-Diagnostik und dem Test des Gesamtsystems …
Sie lesen gerade: Migration von Boundary Scan Testvektoren in SPEA 3030 Boardtestern