openPR Recherche & Suche
Presseinformation

Sigasi erweitert die Unterstützung der Hardwarebeschreibungssprachen um SystemVerilog

21.06.201714:13 UhrIT, New Media & Software

(openPR) Forstinning, 19. Juni 2017 – eVision Systems GmbH, autorisierter Distributor von Sigasi für D.A.CH, gab heute die Integration von SystemVerilog in das Sigasi Studio bekannt. Sigasi Studio bietet eine leistungsstarke intelligente HDL Design Umgebung, die eine erweiterte Programmierunterstützung für Hardware-Designteams bietet.



Sigasi Studio 3.5 steigert erheblich die Effizienz der FPGA und ASIC-Designer durch die intuitive Unterstützung beim Erstellen, Überprüfen und Modifizieren digitaler Schaltungen. Während der Eingabe markiert Sigasi Studio die Syntaxfehler, damit sie sofort behoben werden können. Dadurch das Sigasi Studio die HDL-Sprachen verstehen kann, werden erweiterte Funktionen wie das intelligente Auto-Vervollständigen und Code-Refactoring unterstützt und damit die Eingabe der Verilog, VHDL und SystemVerilog Beschreibung einfacher und effizienter als jemals zuvor. Die Integration von SystemVerilog’s Präprozessormakros in das Sigasi Studio war für die UVM-Unterstützung unerlässlich und bietet dem Anwender eine einfachere Schnittstelle bei der Arbeit mit Makros in SystemVerilog. Somit ist Sigasi Studio ist die unverzichtbare, intelligente Entwicklungsumgebung (IDE) der nächsten Generation für Hardware-Designer geworden.

"Sigasi Studio unterstützt seit 2008 Verilog und VHDL. Das frühzeitig gesammelte Wissen über diese Sprachen erlaubt uns jetzt, zusätzliche SystemVerilog-Funktionen in das vorhandene Tool zu integrieren", sagte Hendrik Eeckhaut, Sigasis CTO. "SystemVerilog ist eine umfangreiche und komplexe Designsprache. Es ist für die Designer entscheidend, ein Werkzeug zu haben, das den Designkontext versteht und die Fehler und Warnungen ausgibt während man sie schreibt. Wir freuen uns darauf unseren Kunden diese zusätzliche Sprachunterstützung zur Verfügung zu stellen."
Engineering-Design-Teams setzten weltweit Sigasi Studio ein um ihre Design Programmierung zu beschleunigen. „Die Refactoring Fähigkeiten von Sigasi Studio sind beeindruckend“, sagte Adrie Diren von LMS Instruments, jetzt Siemens. Das finden und korrigieren von Fehlern und Warnungen, kontextsensitive Suche, Code-Fertigstellung, Kapselung von Modulen und das Hinzufügen von Signalen zu Quelldateien hat wirklich die Entwicklungszeit verringert."

Weil Sigasi Studio die Designsprachen versteht ist sie in der Lage dem SystemVerilog- und VHDL-Designer beim kodieren, kontrollieren und navigieren innerhalb der digitalen Schaltungen zu unterstützen, so dass der Designer sich auf die Designerstellung konzentrieren kann. "Sigasi ist ein großartiges Werkzeug für Designer, die mehr Zeit zum Kodieren verbringen wollen, anstatt zu schreiben", sagte Johannes Vanoverschelde von Dekimo.

Diese Pressemeldung wurde auf openPR veröffentlicht.

Verantwortlich für diese Pressemeldung:

News-ID: 955907
 449

Kostenlose Online PR für alle

Jetzt Ihren Pressetext mit einem Klick auf openPR veröffentlichen

Jetzt gratis starten

Pressebericht „Sigasi erweitert die Unterstützung der Hardwarebeschreibungssprachen um SystemVerilog“ bearbeiten oder mit dem "Super-PR-Sparpaket" stark hervorheben, zielgerichtet an Journalisten & Top50 Online-Portale verbreiten:

PM löschen PM ändern
Disclaimer: Für den obigen Pressetext inkl. etwaiger Bilder/ Videos ist ausschließlich der im Text angegebene Kontakt verantwortlich. Der Webseitenanbieter distanziert sich ausdrücklich von den Inhalten Dritter und macht sich diese nicht zu eigen. Wenn Sie die obigen Informationen redaktionell nutzen möchten, so wenden Sie sich bitte an den obigen Pressekontakt. Bei einer Veröffentlichung bitten wir um ein Belegexemplar oder Quellenennung der URL.

Pressemitteilungen KOSTENLOS veröffentlichen und verbreiten mit openPR

Stellen Sie Ihre Medienmitteilung jetzt hier ein!

Jetzt gratis starten

Weitere Mitteilungen von eVision Systems GmbH

Bild: eVision Systems kündigt den 100BaseT1 Automotive Ethernet Protocol Analyzer von Prodigy Technovations anBild: eVision Systems kündigt den 100BaseT1 Automotive Ethernet Protocol Analyzer von Prodigy Technovations an
eVision Systems kündigt den 100BaseT1 Automotive Ethernet Protocol Analyzer von Prodigy Technovations an
Forstinning (Deutschland), 25. Sept. 2019 –eVision Systems GmbH, autorisierter Prodigy Technovations Distributor für Zentraleuropa hat den 100BaseT1 Automotive Ethernet Protocol Analyzer PGY-100BASE-T1-PA angekündigt. Bei dem PGY-100BASE-T1-PA handelt es sich um den branchenweit ersten eigenständigen passiven TAP Ethernet Protokollanalysator für die Automobilindustrie. Mit diesem Gerät ermöglicht Prodigy eine nicht-intrusive Überwachung des 100BaseT1-Busses auf der physikalischen Ebene und gewährleistet eine latenzfreie und genaue Erfassung d…
Bild: eVision Systems kündigt den Advanced Cable Tester v2 von Total Phase mit vielen neuen Funktionen anBild: eVision Systems kündigt den Advanced Cable Tester v2 von Total Phase mit vielen neuen Funktionen an
eVision Systems kündigt den Advanced Cable Tester v2 von Total Phase mit vielen neuen Funktionen an
Total Phase hat nun offiziell den Advanced Cable Tester v2 auf den Markt gebracht, eine Komplettlösung für USB-, Apple Lightning und Videokabel. Forstinning – 22. Oktober 2019 – eVision System GmbH, der einzig autorisierte Distributor von Total Phase im DACH Gebiet, stellt mit den Advanced Cable Tester v2 einen Kabeltester für USB-, Apple Lightning, HDMI und Display Port Kabel vor. Der Advanced Cable Tester v2 ist das derzeit umfangsreichste und präziseste Kabelprüfgerät auf dem Markt. Die Testdauer wurde um 80% im Vergleich zum Vorgänger v…

Das könnte Sie auch interessieren:

National Instruments stellt neue Bildverarbeitungs- und Motorsteuerungshardware mit NI-RIO-Technologie vor
National Instruments stellt neue Bildverarbeitungs- und Motorsteuerungshardware mit NI-RIO-Technologie vor
… programmiert, damit Anwender schnell benutzerdefinierte Timing-, Signalverarbeitungs-, Steuer- und Regelfunktionen für I/O erstellen können, ohne über Kenntnisse in maschinennahen Hardwarebeschreibungssprachen oder dem Design auf Hardwareebene verfügen zu müssen. Weitere Informationen über den Framegrabber NI PCIe-1473R bietet die Website www.ni.com/vision/d. …
Synopsys stellt vereinheitlichte Schaltkreissimulationslösung CustomSim vor
Synopsys stellt vereinheitlichte Schaltkreissimulationslösung CustomSim vor
… Low-Power-Verifikation, Verification Intellectual Property (IP), code-basierte und funktionale Testabdeckung, Testbench-Automatisierung sowie formale Analysen. In Verbindung mit der Unterstützung standardisierter Hardware-Entwurfs- und Verifikations¬sprachen, darunter SystemVerilog, Verilog, Verilog-AMS, VHDL, SystemC™, der OpenVera®-Sprache, UPF, die VMM-Methodik und …
Bild: CISC präsentiert System Design und Verifikation mit FPGA- basierendem Hardware SimulatorBild: CISC präsentiert System Design und Verifikation mit FPGA- basierendem Hardware Simulator
CISC präsentiert System Design und Verifikation mit FPGA- basierendem Hardware Simulator
… kann sich dieses Paper über die Web-Site www.cisc.at/SyAD gratis downloaden. Das Anwendungsbeispiel geht darauf ein, wie mittels SyAD® nicht nur Modelle, basierend auf Hardwarebeschreibungssprachen wie z.B. VHDL bzw. VHDL-AMS, Verilog, oder SystemC designt und implementiert, sondern wie diese auch verifiziert werden können. Als Erstes wird die Funktionalität …
Neueste App von OneSpin gewährleistet die Qualität von RISC-V-Prozessorkernen für safety-kritische Anwendungen
Neueste App von OneSpin gewährleistet die Qualität von RISC-V-Prozessorkernen für safety-kritische Anwendungen
… (Edaptive Computing) und David Landoll, GOMACTech Conference, 28. März 2019.) In einer weiteren heute herausgegebenen Pressemitteilung gibt OneSpin bekannt, dass sein OneSpin 360 EC-FPGA jetzt Unterstützung für drei FPGA-Familien von Intel® bietet. Es handelt sich dabei um die Familie Cyclone® V mit der Intel Quartus® Prime Standard Edition Software …
NanoSemi setzt bei der Verifikation von SystemC-Designs für 5G-ASICs auf Verifikations-Tools von OneSpin
NanoSemi setzt bei der Verifikation von SystemC-Designs für 5G-ASICs auf Verifikations-Tools von OneSpin
… OneSpin, um die vollständige Verifikation seiner Designs zu gewährleisten. Das Unternehmen entschied sich für OneSpin 360 DV-Verify und die SystemC/C++ Extension, weil diese Unterstützung für FPGA- (Field-Programmable Gate Array) und SoC-Flows (System on Chip) bieten und für eine eingehende Verifikation sorgen, ohne das Debugging zu verkomplizieren. …
Bild: Agnisys auf DVCon Europe: Präsentation eines Testsequenz-Generators für RISC-V-Cores und SoCsBild: Agnisys auf DVCon Europe: Präsentation eines Testsequenz-Generators für RISC-V-Cores und SoCs
Agnisys auf DVCon Europe: Präsentation eines Testsequenz-Generators für RISC-V-Cores und SoCs
… Beschreibung von Testsequenzen in Pseudocode mit Python-Text, Word™-Dokument oder Excel™-Tabelle. Der Sequenzgenerator ist in der Lage, die Sequenzen in verschiedenen Sprachen wie SystemVerilog UVM für die Simulation, C/Python für Firmware-Tests und Python/C/ASCII/CSV für den Board-Test zu adaptieren. Wir laden Sie herzlich ein, unsere Demo am Stand …
Bild: Risiken und Entwicklungszeiten im Embedded-Bereich mit dem NI System-on-Module reduzierenBild: Risiken und Entwicklungszeiten im Embedded-Bereich mit dem NI System-on-Module reduzieren
Risiken und Entwicklungszeiten im Embedded-Bereich mit dem NI System-on-Module reduzieren
… Embedded-Betriebssystems, benutzerdefinierten Softwaretreibern und anderen gängigen Softwarekomponenten einhergehen, minimiert werden. • LabVIEW-FPGA-Integration: LabVIEW FPGA sorgt dafür, dass Entwickler Hardwarebeschreibungssprachen nicht mehr beherrschen müssen. Dies macht die leistungsstarke FPGA-Technologie zugänglicher denn je. • NI Linux Real-Time: Das …
Enterasys setzt Synopsys’ VCS-Native-Testench zum Zweck einer erhöhten Verifikationproduktivität ein
Enterasys setzt Synopsys’ VCS-Native-Testench zum Zweck einer erhöhten Verifikationproduktivität ein
… bekannt, dass Enterasys Networks nach einer umfassenden Evaluation verfügbarer Lösungen sich für die Synopsys-VCS®-Lösung zur funktionalen Verifikation sowie die SystemVerilog-Native-Testbench (NTB) entschieden hat. Enterasys, ein Anbieter von Netzwerk-Infrastruktur-Produkten, die durch Sicherheitsmerkmale geschützt sind, setzt die VMM-Methodology gemäß dem …
Neue softwaredesignte Messgeräte von National Instruments
Neue softwaredesignte Messgeräte von National Instruments
… Messgeräte von NI umfassen einen anwenderprogrammierbaren FPGA, der mit dem vertrauten grafischen Datenfluss der Systemdesignsoftware LabVIEW benutzerdefiniert angepasst werden kann. Spezielle Hardwarebeschreibungssprachen wie VHDL und Verilog werden nicht mehr benötigt, der Einsatz teurer Experten im Bereich digitaler Designs wird überflüssig und es …
National Instruments führt Electronic Design Specialty für das NI Alliance Partner Network ein
National Instruments führt Electronic Design Specialty für das NI Alliance Partner Network ein
… damit Anwender schnell benutzerdefinierte Timing-, Signalverarbeitungs-, Steuer- und Regelfunktionen für I/O implementieren können, ohne über Kenntnisse in maschinennahen Hardwarebeschreibungssprachen oder dem Entwurf auf Hardwareebene verfügen zu müssen. Mehr Informationen über die Electronic Design Specialty bietet die Website www.ni.com/alliance/electronic-design.
Sie lesen gerade: Sigasi erweitert die Unterstützung der Hardwarebeschreibungssprachen um SystemVerilog