(openPR) Arteris NoC Solution ermöglicht schnellere, skalierbarere und effizientere On-Chip-Kommunikation für komplexe SoCs
Arteris mit ersten Produkten für Networks-on-Chip
München, 14. März 2005 — Arteris, ein auf die Entwicklung von On-Chip-Kommunikation spezialisiertes Start-up-Unternehmen, hat heute sein erstes Produkt präsentiert: eine komplette Lösung zur Realisierung von Datennetzwerken auf integrierten Schaltungen (Networks-on-Chip - NoC). Die Arteris NoC Solution verbindet verschiedene Design-Elemente und Intellectual Property (IP)-Blöcke für heutige komplexe System-on-Chips (SoCs) und steuert ihre Kommunikation. Die proprietäre IP-Bibliothek von Arteris nutzt eine Paket-basierte Vermittlungsstruktur (Switch Fabric) in Verbindung mit Arteris NoC-spezifischen Design-Tools, um eindeutige NoC-Instanzen zu erzeugen. Das Ergebnis ist die erste kommerziell verfügbare NoC-Lösung, die über die Grenzen herkömmlicher Bus-basierter Methoden hinausgeht und gleichzeitig die Kompatibilität mit bestehenden Schnittstellen-Standards und Design-Tool-Flows gewährleistet.
Obwohl die NoC-Technologie heute zunehmend in den Mittelpunkt des akademischen und wissenschaftlichen Interesses rückt, ist Arteris der erste Anbieter einer kommerziell verfügbaren Lösung für Chip-Entwickler. Analog zur Vernetzung von Rechnern bietet NoC eine effiziente Möglichkeit, die Kommunikation zwischen beliebigen verteilten Systemen abzuwickeln – im Falle eines komplexen SoC-Produktes können dies einzelne IP-Blöcke und/oder Funktions-Cluster sein, die alle miteinander kommunizieren müssen. Die Verwendung von bis zu mehreren hundert IP-Blöcken auf einem einzigen Chip sowie die Einführung ultradünner Leiterbahnen in Deep-Submicron-Prozessen führen dazu, dass herkömmliche On-Chip-Kommunikationsmethoden wie z.B. Busse zunehmend an ihre Grenzen stoßen, wenn es um die Realisierung des vollen Potenzials von SoC-Implementierungen geht.
Zur Verbesserung der Systemleistung, Erfüllung kritischer Timingvorgaben und Realisierung einer effizienteren (Wieder-) Verwendung von IP-Komponenten nutzt Arteris geeignete Netzwerktechniken und setzt sie in seiner Arteris NoC Solution um. Die Lösung basiert auf grundlegenden Bestandteilen eines Netzwerks wie Switches und Verbindungen in Form von kornfigurierbaren IP-Blöcken. Diese werden mit Tools zur Design-Exploration und Kompilierung kombiniert, die fertige NoCs für gebräuchliche Design-Tool-Flows in Form von High-Level-Beschreibungssprachen wie SystemC und Synthesie-fähiges Verilog oder VHDL liefern. Das proprietäre Paket-basierte NoC Transaction and Transport Protocol (NTTP) von Arteris gewährleistet die Kompatibilität mit allen wichtigen On-Chip-SRAM-Blöcken und Socket-Standards (AMBA AHB, AMBA AXI, OCP 2.0). Es unterstützt darüber hinaus wichtige Off-Chip-Schnittstellen wie das Databahn DDR-Speichercontroller-IP von Denali. Eine physische Punkt-zu-Punkt-Implementierung basiert auf dem Globally Asynchronous Locally Synchronous (GALS)-Prinzip. Hierbei wurden Betriebsfrequenzen von 750 MHz oder darüber mit dem 90-nm-Halbleiterprozess unter Verwendung von Standardzellen-Bibliotheken und kommerziell verfügbaren EDA-Tools nachgewiesen.
Zu den High-Level-Vorteilen der NoC Solution von Arteris gehören:
• On-Chip-Kommunikation mit verbessertem Durchsatz und höherer Dienstqualität (QoS) für eine insgesamt höhere SoC-Leistung
• Verbessertes Komplexitäts-/Kosten-Verhältnis zur Bewältigung der zunehmenden Zahl von Transaktionen in einem komplexen SoC und zur Skalierung für künftige Anforderungen
• Effizientere Nutzung der verfügbaren Halbleiterfläche durch optimalen Einsatz von dedizierten On-Chip-Ressourcen für die IP-Kommunikation
• Produktivere Entwicklungsarbeit durch beschleunigte Integration und Wiederverwendung von IP. Dies begünstigt ein effizienteres Design und eine schnellere Timing Closure.
„Die On-Chip-Kommunikation wird immer mehr zur kritischsten Aufgabe bei der Entwicklung komplexer SoCs. Die bisherigen Konzepte können einfach nicht mehr mit den Chip-weiten Problemen mit Verbindungslaufzeiten und IP-Integration Schritt halten, die bei den heutigen hochfunktionalen Chips mit hohem IP-Anteil auftreten. Erforderlich ist ein echtes Netzwerk auf einem Chip, welches das SoC als Komplettsystem behandelt. In einem solchen System bestehen verschiedene lokale Anforderungen, die alle auf der Systemebene koordiniert werden müssen“, erklärt Alain Fanet, President und CEO von Arteris. „Wir haben Erfahrungen und Technologien aus der Rechner-Netzwerktechnik übernommen und sie auf das Chip-Design übertragen. Viele der Konzepte sind fast identisch, und unsere Aufgabe besteht darin, sie auf dem Chip so umzusetzen, dass die Vorteile eines echten NoC realisiert werden. Gleichzeitig soll die Lösung sparsam mit dem Platzbedarf für Gatter- und Verbindungen umgehen und möglichst gut mit der bestehenden Design-Methodik verträglich sein. Mit der Arteris NoC Solution bieten wir eine sehr tragfähige und effektive Lösung für diese neue Klasse von On-Chip-Kommunikationsanforderungen an.“
Die NoC Solution von Arteris
Die Arteris NoC Solution besteht aus der Danube Intellectual Property Library, die konfigurierbare Bausteine zur Abwicklung der gesamte On-Chip-Kommunikation zwischen IP-Kernen in SoC-Designs enthält, sowie einer Reihe von Design-Tools zum Konfigurieren und Umsetzen der IP-Bibliothek als synthesefähiger RTL-Code.
Die Danube IP Library enthält drei Arten von Einheiten: Network Interface Units für die Schnittstellen zu den IP-Kernen, Packet Transport Units und physische Verbindungen zum Aufbau der benutzerspezifischen Switch-Fabric-Topologie. Diese Einheiten können anhand der Systemziele und Topologie-Anforderungen konfiguriert werden. Die in Danube IP implementierten Bausteine verwenden eine GALS-Methode zur Berücksichtigung der Grenzwerte für Entfernungen und Cross-Clock-Beziehungen auf dem Chip. Eine On-Chip-Protokollüberwachungsfunktion sorgt für das Runtime-Debugging auf der Systemebene.
Das Explorations-Tool NoCexplorer ist eine intuitiv zu handhabende, ausgereifte Umgebung zur Erfassung der Datenfluss-Anforderungen der vom NoC anzusprechenden IP-Blöcke und ermöglicht den Entwicklern einer schnelle Analyse verschiedener NoC-Topologie-Optionen zur Erzielung einer optimalen Leistung und Flächenplanung. Das Tool verwendet eine sehr schnelle Engine zur Simulation des Datenflusses sowie parametrierbare Datenfluss-Quellen/Senken zur Modellierung des Systemverhaltens.
Das Design-Tool NoCcompiler erzeugt eine Datenbank der betreffenden NoC-Instanz. Hierbei werden verschiedene Darstellungen des NoC in Verilog, VHDL, SystemC oder anderen Standardformaten einschließlich Synthese-Scripts generiert. Der NoCcompiler bietet Funktionen zur Sicherstellung der Stimmigkeit des Designs über mehrere Versionen hinweg, zur Regelüberprüfung und zur vorläufigen Flächenbestimmung vor der Synthese. Das Tool erzeugt ein Datenblatt der konfigurierten NoC-Einheiten mit Register-Plan. Die NoCcompiler-Ausgangsdaten sind kompatibel mit Standard-ASIC-Designflows: Sie umfassen ein zyklusgenaues Modell in SystemC, synthesefähige RTL-Beschreibungen, FPGA-optimierte Ausgangsdaten für das System-Prototyping und Synthese-Scripts.
Preis und Verfügbarkeit
Die Danube NoC IP Library ist als lizenzierbares IP-Produkt verfügbar, wobei der Preis von den kundenspezifischen Nutzungsanforderungen abhängt. Arteris NoCexplorer und NoCcompiler werden separat angeboten und sind wahlweise für Linux oder Sun Solaris (Version 8) verfügbar.
Arteris
Arteris, SA, entwickelt Network-on-Chip (NoC)-Lösungen für den Transport und das Management der On-Chip-Kommunikation für komplexe, integrierte System-on-Chip (SoC) Schaltungen und adressiert hier die zunehmenden Herausforderungen im Bereich hoch¬leistungsfähiger und IP-reicher Designs. Sie erlaubt Entwicklern, effiziente und hoch¬performante NoC-Designs zu implementieren und damit die Begrenzungen traditioneller Verbindungskonzepte wie ‚Layered’- oder ‚Pipelined’-Bus-Architekturen zu überwinden. Die Technologie von Arteris ist hinsichtlich der Zahl vernetzbarer IP-Blöcke und der Entwicklung von Silizium-Herstellungsprozessen skalierbar. Sie arbeitet nahtlos mit vorhandenen Design-Verfahren zusammen und ist zu IP-Schnittstellen-Standards kompatibel. Das Unternehmen, das von erfahrenen Halbleiterindustrie-Spezialisten gegründet wurde und von internationalen Venture-Kapitalgesellschaften gefördert wird, hat seinen Sitz in Paris. Arteris hat als Anfangsinvestitionen Beteiligungen in Höhe von zwölf Millionen US-Dollar von verschiedenen internationalen Venture-Kapitalgebern erhalten. Zu den Geldgebern gehören unter anderem Crescendo Ventures, Techno Venture Management und Ventech. Weitere Informationen zum Unternehmen sind unter www.arteris.com erhältlich.
Weitere Informationen:
